CPU一次只能對(duì)一個(gè)物理BANK進(jìn)行訪問和操作（因?yàn)橐粋�(gè)物理BANK是64bit的位寬），那么內(nèi)存條要保證一個(gè)周期內(nèi)向數(shù)據(jù)總線提供或接收64bit的數(shù)據(jù)，而這些數(shù)據(jù)都是分別存儲(chǔ)在內(nèi)存條的的芯片中。那么內(nèi)存條中有多個(gè)內(nèi)存芯片，這64位數(shù)據(jù)到底是有一個(gè)芯片提供還是由所有芯片每個(gè)提供一部分呢？我們還是以上面的那顆256Mbit的芯片為例，根據(jù)芯片組的工作原理，目前還沒有那家芯片生產(chǎn)廠家做出位寬16位以上的芯片，所以現(xiàn)在的芯片組設(shè)計(jì)時(shí)都是要求內(nèi)存條上每個(gè)芯片均承擔(dān)提供數(shù)據(jù)的任務(wù)，也就是說內(nèi)存條上的每個(gè)芯片都要要對(duì)這64位數(shù)據(jù)做貢獻(xiàn)，而那顆內(nèi)存芯片的位寬是8位，因此用這個(gè)芯片組成內(nèi)存條只需要8顆芯片即完成了64位數(shù)據(jù)并發(fā)任務(wù)，算下來，內(nèi)存條的容量就是32 MB (256Mbit)×8=256MB的容量，假如是內(nèi)存芯片的位寬是4位，那么需要的芯片數(shù)量必須是16顆，這時(shí)假如使用八顆位寬還是8位的64MB（512bit）芯片（單個(gè)芯片的總?cè)萘糠艘环┙M裝，盡管內(nèi)存條上的總?cè)萘窟_(dá)到了256MB的要求，還是由于位寬不夠是不能正常工作。要能工作就必須采用16位位寬的64MB（512bit）芯片。
586以上電腦的數(shù)據(jù)總線寬度都是64bit，即每次讀取內(nèi)存為64bit，SDRAM內(nèi)存條的設(shè)計(jì)帶寬也是64bit，內(nèi)存條的帶寬為條上各個(gè)內(nèi)存芯片的帶寬之和，基本條件為帶寬之和應(yīng)等于64bit或其倍數(shù)。假如出現(xiàn)了各個(gè)芯片位寬之和等于128。則分成兩個(gè)64位,當(dāng)讀取一個(gè)64位部分時(shí)，另一個(gè)64位部分就不能讀取，通常很多廠家就分別將這兩部分放在內(nèi)存的兩面上。這就造成了許多人的錯(cuò)覺：雙面是兩個(gè)BANK的，單面是一個(gè)BANK的。實(shí)際根本不能這樣認(rèn)識(shí)，比如大度256MB內(nèi)存，盡管兩面16個(gè)芯片，但是由于內(nèi)存芯片的位寬是4位（32Mbit×4）,所以必須要有4×16=64才能達(dá)到系統(tǒng)所要求的位寬。這時(shí)由于芯片大小的限制，不可能將16顆芯片都放在一面上，所以只能設(shè)計(jì)成雙面。對(duì)于64Mbit芯片 (4M*16) 來說，芯片帶寬16bit，8顆芯片帶寬=16＊8=128bit（即兩個(gè)BANK），4顆芯片帶寬=16＊4=64bit（即一個(gè)BANK）。兩個(gè)物理BANK的情況只有出現(xiàn)在位寬超出了64位的情況下（即位寬出現(xiàn)了富余），由于芯片組任一時(shí)刻只能處理一個(gè)64位，所以才分成兩個(gè)物理BANK。今后隨著新一代數(shù)據(jù)總線位寬的提高，也許CPU的胃口就不是一次只能64位數(shù)據(jù)了，可能是128位甚至更多。
另外我們常說的內(nèi)存交錯(cuò)設(shè)置并不是指的物理BANK的交錯(cuò)。也就是說不是內(nèi)存條雙面的交錯(cuò)，而是指內(nèi)存芯片內(nèi)部邏輯BANK的交錯(cuò)，如果芯片有4個(gè)BANK，那么就可以進(jìn)行4路交錯(cuò)，如果只有兩個(gè)BANK就只能是二路交錯(cuò)。很多資料介紹的以內(nèi)存條的單面或雙面來決定交錯(cuò)是錯(cuò)誤的，實(shí)際上就是混淆了物理BANK和邏輯BANK的區(qū)別。
三．有關(guān)內(nèi)存BANK的幾個(gè)常見問題釋疑
我們透徹地了解了上面介紹的物理BANK和邏輯BANK的概念之后，就不難對(duì)目前有關(guān)動(dòng)態(tài)內(nèi)存的幾個(gè)熱點(diǎn)問題做出解釋了。
1．大容量?jī)?nèi)存不能為某些主板正確識(shí)別原因
系統(tǒng)在啟動(dòng)時(shí)，主板的北橋芯片會(huì)偵測(cè)這些內(nèi)存條的參數(shù)，如果果發(fā)現(xiàn)位寬不支持，則終止檢測(cè)，系統(tǒng)就掛了。因?yàn)槲粚挍Q定了一次CPU一次向內(nèi)存芯片傳遞的數(shù)據(jù)量，只能一次64位數(shù)據(jù)并發(fā)。接下來檢測(cè)BANK的單元格總數(shù)，如果這個(gè)單元格的數(shù)量超出了芯片組所支持的上限，那么就按芯片組所能支持的最大限度進(jìn)行操作，在確定了數(shù)據(jù)深度/位寬之后再結(jié)合邏輯BANK數(shù)量，計(jì)算出芯片的實(shí)際可用總?cè)萘�。換句話說邏輯BANK中的一些行與列可能就用不上了，假如芯片組對(duì)邏輯BANK數(shù)量不支持，那么多出來的邏輯BANK也將不起作用，后者的情況比較少見，現(xiàn)在的芯片組基本全是支持4BANK的。VIA的KT133芯片組甚至明確表示支持8BANK。
我們說內(nèi)存識(shí)別出現(xiàn)問題，主要就是卡在芯片的這三個(gè)參數(shù)上，其中又以芯片的數(shù)據(jù)深度限制最為常見。事實(shí)上現(xiàn)在很多大容量?jī)?nèi)存不能為一些舊型號(hào)主板支持的主要原因就是芯片組對(duì)內(nèi)存芯片的邏輯BANK數(shù)據(jù)深度有一定限制。我們知道芯片的容量主要由三個(gè)參數(shù)決定，也就是根據(jù)第一部分介紹的公式，首先是邏輯BANK的單元格數(shù)（數(shù)據(jù)深度），其次是邏輯BANK的位數(shù)。最后是邏輯BANK的個(gè)數(shù)。三者相乘得到芯片的容量，大家看到大度內(nèi)存256MB為什么不能在440BX上用，就是由于BX芯片組只支持內(nèi)存芯片的數(shù)據(jù)深度為4M，而不是8M，所以大度條子的內(nèi)存芯片在BX板上被識(shí)別成4×4×4=64Mbit（8MB），而不是本來的8×4×4=128Mbit（16MB），現(xiàn)在很多大容量的內(nèi)存沒有在BANK數(shù)和位寬上提高多少，基本都是增加芯片的數(shù)據(jù)深度，而這是需要芯片組支持的，象INTEL的LX/BX/810/815等都只能支持最大4M（INTEL想讓大家去選擇P4＋850＋RDRAM的組合��！司馬昭之心，路人皆知�。�，而目前VIA系列的幾款芯片組支持芯片任意位寬（盡管目前大部分內(nèi)存芯片的位寬最高只有16位），單個(gè)邏輯BANK的容量（數(shù)據(jù)深度）最多支持32M的容量。從這點(diǎn)上大家也不難看出為什么現(xiàn)在VIA芯片組的主板這么火了。
本新聞共
3頁,當(dāng)前在第
2頁
1 2 3 
